芯片可靠性测试的目标是把HCI、TDDB、NBTI、EM等失效机理在实验室里可控地激发出来，而不只是给出合格与否的结论。本文梳理六类主要机理对应的敏感应力，HTOL、HAST、TC、ESD与Burn-in的条件区间，以及JEDEC、AEC-Q与2025年9月发布的六项国家标准在方法体系中的分工。
2026-10-23